背板以太网技术，探讨28-100GBASE-KP4技术详解（一）

本篇文章介绍了背板以太网的技术特点，具体涉及到了28-100GBASE-KP4技术，该以太网技术具有高速传输能力，能够满足大规模数据传输需求，文章还提到该技术的其他优势，如高可靠性和灵活性等，此为背板以太网技术介绍的一部分。

100gbase-kp4 (c94)

在不同的前向纠错（FEC）模式下，100GBASE-KP4能够满足丢包率（64字节线速报文丢包率≤6.2 × 10–10）的要求，其链路误码率（BER）指标如下：

采用RS-FEC时，可以在BER≤10-5的物理链路上达到丢包率的要求；

100GBASE-KP4的硬件必须实现RS-FEC。

OSI图

FEC子层功能是可选的。

PMD相关子层图

100GBASE-KP4采用C73自协商（后续章节将详细介绍）；

100GBASE-KP4可选择性支持节能以太网EEE。

RS & CGMII（C81）

RS层负责将MAC层的串行数据与CGMII接口的并行数据进行相互转换。

CGMII仅支持全双工操作，因此PLS_SIGNAL.indication原语永远不会被生成。

CGMII若支持EEE或Link Interruption（特殊的序列有序集用于标识链路短暂中断），PLS_CARRIER.indication原语才会产生。

CGMII包含64个数据信号(TXD和RXD)、8个控制信号(TXC和RXC)以及1个时钟信号(TX_CLK和RX_CLK)。时钟频率为1562.5MHz(100ppm)，上升沿采样，计算带宽为1562.5M Clk/(s×边沿)× 1边沿× 64bit/Clk = 100Gbps。

CGMII发送接收Lane分配

CGMII数据流

帧间间隔

帧间间隔以IDLE码（0x07）的形式存在于前一个报文的“Terminate型”（0xFD）与下一个报文的“Start型”（0xFB）之间。IPG（包括T，不包括S）最小为1Byte（默认最小值为12Byte，由于二层报文长度的任意性和报文的S码必须出现在Lane 0的双重要求，在某些情况下IPG会小于12Byte）。

Preamble与SFD

第一个Preamble被替换为“Start型” CGMII Control Code（0xFB）[只能出现在Lane0]。

帧结尾标记EFD

EFD使用“Terminate型”CGMII Control Code（0xFD）[可以出现在任意Lane]。

普通数据帧发送

S=0xFB (TXC=1) , DP=0x55 (TXC=0) , DP=0x55 (TXC=0) , DP=0x55 (TXC=0) , DP=0x55 (TXC=0) , DP=0x55 (TXC=0) , DP=0x55 (TXC=0) , SFD=0xD5 (TXC=0) , MAC帧数据…………+FCS ，T=0xFD (TXC=1) ，I=0x07 (TXC=1) ，……

TXD, TXC编码

普通数据帧接收

S=0xFB (RXC=1) , DP=0x55 (RXC=0) , DP=0x55 (RXC=0) , DP=0x55 (RXC=0) , DP=0x55 (RXC=0) , DP=0x55 (RXC=0) , DP=0x55 (RXC=0) , SFD=0xD5 (RXC=0) , MAC帧数据…………+FCS ，T=0xFD (RXC=1) ，I=0x07 (RXC=1)，……

RXD, RXC编码

---

下一讲将介绍100GBASE-KP4的PCS层。